CY7C1565KV18-500BZXC

CY7C1565KV18-500BZXC е 1,8-V синхронна конвейерна SRAM, оборудвана с QDR II+ архитектура. Подобно на архитектурата QDR II, архитектурата QDR II+ се състои от два отделни порта: порт за четене и порт за запис за достъп до масива на паметта. Разширяването на дълбочината се осъществява с избор на порт, което позволява на всеки порт да работи независимо.

Портът за четене има специални изходи за данни за поддръжка на операции за четене, а портът за запис има специални входове за данни за поддръжка на операции за запис. Архитектурата QDR II+ има отделни входове и изходи за данни, за да елиминира напълно необходимостта от „обръщане“ на шината за данни, която съществува при обикновените I/O устройства.

Всеки порт е достъпен чрез обща адресна шина. Адресите за адреси за четене и запис са фиксирани на алтернативни нарастващи фронтове на входния (K) часовник. Достъпите до портовете за четене и запис на QDR II+ са напълно независими един от друг. За да се увеличи максимално пропускателната способност на данните, портовете за четене и запис са оборудвани с DDR интерфейси.

Всяко адресно местоположение е свързано с четири 36-битови думи (CY7C1565KV18), които последователно влизат или излизат от устройството. Тъй като данните се прехвърлят към и извън устройството при всеки нарастващ ръб на двата входни часовника (K и K), честотната лента на паметта се максимизира, като същевременно се опростява дизайнът на системата чрез елиминиране на „обръщанията“ на шината.

Характеристики на продукта